学历要求:硕士学位, 2 年以上工作经验;本科, 4 年以上工作经验;
招聘要求:▲ 熟悉 IC 设计流程;
▲ 熟练使用 EDA 工具 Synopsys\Cadence\Mentor;
▲ 熟悉 Verilog/VHDL ;熟练使用 UNIX 、 Shell/perl/tcl 及 C/C++ 语言;
▲ 能独立完成 RTL 设计,仿真、综合、时序分析等;
学历要求: 硕士学位, 2 年以上工作经验;本科, 4 年以上工作经验
招聘要求:▲ 熟悉 Verilog
▲ 熟悉 IC 布局布线,物理抽象模型提取,物理验证等
▲ 熟练使用 UNIX/Linux/Shell/perl/tcl 及 C/C++ 语言